//local control net output
trans        place        i/o          d/c          ini          
t1_c2_1      t1_c2_1      i            c                                                   
t1_c2_1      t1_c2_1a     o            c                                                   
t1_c3_1_2    t1_c3_1_2    i            c                                                   
t1_c3_1_2    t1_c3_1_2a   o            c                                                   
t1_c3_1_2    t1_c3_1_2b   o            c                                                   
t1_v3_1_2    t1_c3_1_2b   i            c                                                   
t1_v3_1_2    t1_v1        i            c                                                   
t1_v3_1_2    t1_d3_1_2b   o            c                                                   
t1_d3_1_2    t1_d3_1_2b   i            c                                                   
t1_d3_1_2    t1_d3_1_2    o            c                                                   
t1_c3_2_2    t1_c3_2_2    i            c                                                   
t1_c3_2_2    t1_c3_2_2a   o            c                                                   
t1_c3_2_2    t1_c3_2_2b   o            c                                                   
t1_v3_2_2    t1_c3_2_2b   i            c                                                   
t1_v3_2_2    t1_v1        i            c                                                   
t1_v3_2_2    t1_d3_2_2b   o            c                                                   
t1_d3_2_2    t1_d3_2_2b   i            c                                                   
t1_d3_2_2    t1_d3_2_2    o            c                                                   
t1_c4_2      t1_c4_2      i            c                                                   
t1_c4_2      t1_c4_2a     o            c                                                   
t1_c4_2      t1_c4_2b     o            c                                                   
t1_v4_2      t1_c4_2b     i            c                                                   
t1_v4_2      t1_v2        i            c                                                   
t1_v4_2      t1_d4_2b     o            c                                                   
t1_d4_2      t1_d4_2b     i            c                                                   
t1_d4_2      t1_d4_2      o            c                                                   
t1_d3_1_2    t1_d3_1_2    i            c                                                   
t1_d3_1_2    t1_d3_2      o            c                                                   
t1_d3_2_2    t1_d3_2_2    i            c                                                   
t1_d3_2_2    t1_d3_2      o            c                                                   
