//global control net output
trans        place        i/o          d/c          G/L          ini          
t1_dc1       t1_o         i            c            G                                               
t1_dc1       t1_d         i            c            L                                               
t1_dc1       t1_c1        o            c            L                                              
t1_dc1       t1_o1        o            c            G                                              
t1_dc2       t1_o1        i            c            G                                              
t1_dc2       t1_ca1       i            c            L                                             
t1_dc2       t1_c2_1      o            c            L                                            
t1_dc2       t1_o2_1      o            c            G                                            
t1_dc2       t1_c2_2      o            c            L                                            
t1_dc2       t1_o2_2      o            c            G                                            
t1_dc3_1_2   t1_o2_2      i            c            G                                            
t1_dc3_1_2   t1_ca2_2     i            c            L                                           
t1_dc3_1_2   t1_c3_1_2    o            c            L                                          
t1_dc3_1_2   t1_o3_2      o            c            G                                            
t1_dc3_2_2   t1_o2_2      i            c            G                                            
t1_dc3_2_2   t1_cb2_2     i            c            L                                           
t1_dc3_2_2   t1_c3_2_2    o            c            L                                          
t1_dc3_2_2   t1_o3_2      o            c            G                                            
t1_dc4_2     t1_o3_2      i            c            G                                            
t1_dc4_2     t1_d3_2      i            c            L                                            
t1_dc4_2     t1_c4_2      o            c            L                                            
t1_dc4_2     t1_o4_2      o            c            G                                            
t1_ddc4      t1_o2_1      i            c            G                                            
t1_ddc4      t1_o4_2      i            c            G                                            
t1_ddc4      t1_d2_1      i            c            L                                            
t1_ddc4      t1_d4_2      i            c            L                                            
t1_ddc4      t1_d4        o            c            L                                              
t1_ddc4      t1_o4        o            c            G                                              
