module mux2_4 (
   d11,
   d10,
   s1,
   d01,
   d00,
   s0,
   q1,
   q0,
   dn
);

   input [3:0] d11;
   input [3:0] d10;
   input s1;
   input [3:0] d01;
   input [3:0] d00;
   input s0;
   output [3:0] q1;
   output [3:0] q0;
   output dn;
   wire [3:0] minterm;

   mux2_1 I0 (d11[3], d10[3], s1, d01[3], d00[3], s0, q1[3], q0[3], minterm[3]);
   mux2_1 I1 (d11[2], d10[2], s1, d01[2], d00[2], s0, q1[2], q0[2], minterm[2]);
   mux2_1 I2 (d11[1], d10[1], s1, d01[1], d00[1], s0, q1[1], q0[1], minterm[1]);
   mux2_1 I3 (d11[0], d10[0], s1, d01[0], d00[0], s0, q1[0], q0[0], minterm[0]);
   done_4 I4 (minterm[3:0], dn);
endmodule;

