module mux2_1 (
   d11,
   d10,
   s1,
   d01,
   d00,
   s0,
   q1,
   q0,
   dn
);

   input d11;
   input d10;
   input d01;
   input d00;
   input s1;
   input s0;
   output q1;
   output q0;
   output dn;
   wire w1;
   wire w2;
   wire w3;
   wire w4;

   NA2 I0 (d11, s1, w1);
   NA2 I1 (d10, s1, w2);
   NA2 I2 (d01, s0, w3);
   NA2 I3 (d00, s0, w4);
   NA2 I4 (w1, w3, q1);
   NA2 I5 (w2, w4, q0);
   OR2 I6 (q1, q0, dn);
endmodule

