module loop (
   r1,
   a1,
   r2,
   a21,
   a22
);

   input r1;
   output a1;
   output r2;
   input a21;
   input a22;
   wire w1;
   wire w2;
   wire w3;
   wire w4;

   IN1 I0 (a21, w3);
   IN1 I1 (a22, w4);
   NA2 I2 (r1, w2, w1);
   NA2 I3 (w1, w3, w2);
   AND3 I4 (r1, w1, w4, r2);
   AND2 I5 (w2, w3, a1);
endmodule

