module demux2_8 (
   d1,
   d0,
   s1,
   s0,
   q11,
   q10,
   q01,
   q00,
   dn
);

   input [7:0] d1;
   input [7:0] d0;
   input s1;
   input s0;
   output [7:0] q11;
   output [7:0] q10;
   output [7:0] q01;
   output [7:0] q00;
   output dn;
   wire [7:0] minterm;

   demux2_1 I0 (d1[3], d0[3], s1, s0, q11[3], q10[3], q01[3], q00[3], minterm[3]);   
   demux2_1 I1 (d1[2], d0[2], s1, s0, q11[2], q10[2], q01[2], q00[2], minterm[2]);
   demux2_1 I2 (d1[1], d0[1], s1, s0, q11[1], q10[1], q01[1], q00[1], minterm[1]);
   demux2_1 I3 (d1[0], d0[0], s1, s0, q11[0], q10[0], q01[0], q00[0], minterm[0]);
   demux2_1 I5 (d1[7], d0[7], s1, s0, q11[7], q10[7], q01[7], q00[7], minterm[7]);
   demux2_1 I6 (d1[6], d0[6], s1, s0, q11[6], q10[6], q01[6], q00[6], minterm[6]);
   demux2_1 I7 (d1[5], d0[5], s1, s0, q11[5], q10[5], q01[5], q00[5], minterm[5]);
   demux2_1 I8 (d1[4], d0[4], s1, s0, q11[4], q10[4], q01[4], q00[4], minterm[4]);
   done_8 I4 (minterm[7:0], dn);
endmodule

